



IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant: Vanselow

Docket No: TI-34698

Serial No: 10/677,796

Examiner: TBD

Filed: 10/02/03

Art Unit: TBD

For: OSCILLATOR CIRCUIT

CLAIM FOR PRIORITY FROM FOREIGN APPLICATION UNDER 35 U.S.C. §119

MAILING CERTIFICATE UNDER 37 C.F.R. §1.8(a)

I hereby certify that the above correspondence is being deposited with the U.S. Postal Service as First Class Mail in an envelope addressed to: Assistant Commissioner for Patents, PO Box 1450, Alexandria, VA 22313-1450 on 1-4-03.


Tommie Chambers


Assistant Commissioner For Patents
Washington, DC 20231

Dear Sir:

I hereby claim foreign priority under 35 U.S.C. §119(a)-(d) or (f), or 365(b) of any foreign application(s) for patent, inventor's or plant breeder's rights certificate(s), or 365(a) of any PCT International application which designated at least one country other than the United States of America, listed below and have also identified below, any foreign application for patent, inventor's or plant breeder's rights certificate(s), or any PCT international application having a filing date that of the application which priority is claimed.

Prior Foreign Application Number(s)	COUNTRY	Foreign Filing Date	Priority Not Claimed	Certified Copy Attached? Yes	Certified Copy Attached? No
102 46 844.3	Germany	10/08/2002	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>

Respectfully submitted,


W. Daniel Swayze, Jr.
Attorney for Applicant
Reg. No. 34,478

Texas Instruments Incorporated
P.O. Box 655474, MS 3999
Dallas, TX 75265
(972) 917-5633

BUNDESREPUBLIK DEUTSCHLAND



Prioritätsbescheinigung über die Einreichung einer Patentanmeldung

Aktenzeichen: 102 46 844.3

Anmeldetag: 8. Oktober 2002

Anmelder/Inhaber: Texas Instruments Deutschland GmbH,
Freising/DE

Bezeichnung: Oszillatorschaltung

IPC: H 03 B 1/04

Die angehefteten Stücke sind eine richtige und genaue Wiedergabe der ursprünglichen Unterlagen dieser Patentanmeldung.

München, den 9. Oktober 2003
Deutsches Patent- und Markenamt
Der Präsident
Im Auftrag


A handwritten signature in black ink, appearing to read "Scholz".

Scholz

Zusammenfassung

Oszillatorschaltung mit einem LC-Schwingkreis 1, einem mit dem LC-Schwingkreis 1 verbundenen Aktivierungsteil 2, der dazu dient, die Verluste in dem LC-Schwingkreis 1 auszugleichen, wobei die Serienschaltung aus dem LC-Schwingkreis 1 und dem Aktivierungsteil 2 über ein strombestimmendes Element, das den Strom durch den Aktivierungsteil 2 bestimmt, zwischen eine erste Spannung VDD und eine zweite Spannung VSS geschaltet ist, die sich von der ersten Spannung VDD unterscheidet. Bei VCOs, die derartige Oszillatorschaltungen in Verbindung mit einer MOS-FET-Stromquelle als strombestimmendes Element einsetzen, trat ein starkes Phasenrauschen auf, insbesondere wenn die Gate-Längen bei dem verwendeten Halbleiterherstellungsprozeß sehr klein waren. Die Erfindung überwindet dieses Problem dadurch, daß das strombestimmende Element aus einem ohmschen Widerstand R1 besteht und die Oszillatorschaltung darüber hinaus eine Regelschaltung umfaßt, die dazu dient, den durch den Aktivierungsteil 2 fließenden Strom auf einen vorherbestimmten konstanten Wert einzustellen.

Fig. 1



PRINZ & PARTNER GbR

PATENTANWÄLTE
EUROPEAN PATENT ATTORNEYS
EUROPEAN TRADEMARK ATTORNEYS

Manzingerweg 7
D-81241 München
Tel. +49 89 89 69 80

8. Oktober 2002

TEXAS INSTRUMENTS
DEUTSCHLAND GMBH
Haggertystraße 1
85356 Freising

Unser Zeichen: T 10152 DE

Oszillatorschaltung

Die Erfindung betrifft eine Oszillatorschaltung mit einem LC-Schwingkreis, einem mit dem LC-Schwingkreis verbundenen Aktivierungsteil, der dazu dient, die Verluste in dem LC-Schwingkreis auszugleichen, wobei die Serienschaltung aus dem LC-Schwingkreis und dem Aktivierungsteil über ein strombestimmendes Element, das den Strom durch den Aktivierungsteil bestimmt, zwischen einer ersten Spannung und einer zweiten Spannung geschaltet ist, die sich von der ersten Spannung unterscheidet.

Eine solche Schaltung kann z.B. bei spannungsgesteuerten Oszillatoren (Voltage Controlled Oszillators, VCO) eingesetzt werden, bei denen der Schwingkreis z.B. eine Kapazitätsdiode enthalten kann, über die die Resonanzfrequenz des Schwingkreises eingestellt werden kann. Ein wesentliches Kriterium für ein gutes Funktionieren eines spannungsgesteuerten Oszillators ist sein Phasenrauschen. Dabei werden bei den Oszillatorschaltungen bisher in der Regel MOS-FETs als strombestimmende Elemente, d.h. als Stromquellen eingesetzt. Meistens wird dabei ein NMOS-FET verwendet, dessen Strom über einen Stromspiegel in Verbindung mit einer Bandabstandreferenzspannungserzeugungsschaltung bestimmt wird. MOS-FETs haben den Nachteil, daß sie insbesondere bei niedrigen Frequenzen besonders anfällig gegenüber dem 1/f-Rauschen ist, das dann bei solchen VCOs einen wesentlichen Einfluß auf das Phasenrauschen des VCOs hat. Das 1/f-Rauschen ist

dabei proportional zur Gate-Fläche des MOS-FETs ($W \times L$). Bei Halbleiterherstellungsprozessen zur Herstellung von digitalen und VCOs enthaltenden PLL-Schaltungen, die heutzutage verwendet werden und bei denen die Gatelänge der MOS-FETs kleiner als 0,2 Mikrometer ist, hat daher das 1/f-Rauschen der MOS-Stromquelle den maßgeblichen Einfluß auf das Phasenrauschen des VCOs. Der Einfluß des 1/f-Rauschens wird noch größer, wenn als Induktivitäten des LC-Schwingkreises der Oszillatorschaltung Bonddrähte eingesetzt werden, die insbesondere wegen ihrer hohen Güte (Q-Wert) gerne verwendet werden und dann selbst nur einen geringen Beitrag zum Phasenrauschen des VCOs leisten.

Es sind bisher verschiedene Ansätze gemacht worden, um den Einfluß des 1/f-Rauschens der MOS-FETs in Oszillatorschaltungen zu verringern.

In dem Artikel „Reducing MOSFET 1/f Noise and Power Consumption by Switched Biasing“ von Eric A.M.Klumperink et. al. in IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 35, Nr. 7, Juli 2000 wird ein MOS-Transistor als Stromquelle bei einer Oszillatorschaltung beschrieben, der abwechselnd im „Strong-Inversion“-Zustand und im Sättigungszustand betrieben wird, indem die Source-Gate-Spannung zwischen verschiedenen Werten hin- und hergeschaltet wird, um das 1/f-Rauschen des MOS-Transistors zu vermindern. Das 1/f-Rauschen kann hier aber nicht vollständig verminder werden, denn der als Stromquelle verwendete MOS-Transistor trägt immer noch erheblich zum 1/f-Rauschen bei, was in der Fig. 3 der Druckschrift zu erkennen ist.

Eine eingangs genannte Oszillatorschaltung ist z.B. in dem Artikel „A Packaged 1.1-GHz CMOS VCO with Phase Noise of -126 dBc/Hz at a 600-kHz Offset“ von C.-M. Hung and Kenneth K.O. in IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 35, Nr. 1, Januar 2000, S. 100 ff. beschrieben und in der Fig. 1 dieser Druckschrift dargestellt. Die dort beschriebene Schaltung erreicht eine Verminderung des Phasenrauschens unter anderem durch die Verwendung von mehreren Induktivitäten, die auf dem Chip plaziert werden. Ein Nachteil dieses Oszillators besteht in dem erhöhten Flächenverbrauch, der durch die

zusätzlichen Induktivitäten hervorgerufen wird. Darüber hinaus wird bei der Stromquelle dieses Oszillators ein PMOS-FET mit vergrabenem Kanal eingesetzt, um eine weitere Verminderung des $1/f$ -Rauschens zu erreichen. Da aber nach wie vor mit MOS-FETs gearbeitet wird, ist nach wie vor mit einem beträchtlichen $1/f$ -Rauschen zu rechnen, was in der Fig. 3 der Druckschrift dargestellt ist.

Die Aufgabe der vorliegenden Erfindung besteht daher darin, eine Oszillatorschaltung der eingangs angegebenen Art zu schaffen, bei der der Einfluß des $1/f$ -Rauschens wesentlich verringert ist.

Diese Aufgabe wird durch eine eingangs genannte Oszillatorschaltung gelöst, die dadurch gekennzeichnet ist, daß das strombestimmende Element aus einem ohmschen Widerstand besteht und die Oszillatorschaltung darüber hinaus eine Regelschaltung umfaßt, die dazu dient, den durch den Aktivierungsteil fließenden Strom auf einen vorherbestimmten konstanten Wert einzustellen.

Durch die Verwendung eines Widerandes, um den Strom durch den Aktivierungsteil im wesentlichen zu bestimmen, kann der Einfluß des $1/f$ -Rauschens wesentlich reduziert werden, da ein ohmscher Widerstand in der Regel nur thermisches Rauschen (sogenanntes „weißes“ Rauschen) aufweist. Aber auch der Einfluß des thermischen Rauschens ist bei geringen Widerständen, die in der Regel verwendet werden können, sehr gering und liegt unter dem Rauschanteil, der durch die übrigen Elemente des LC-Schwingkreises und des Aktivierungsteils hervorgerufen wird. Ein Nachteil insbesondere bei Herstellung der Oszillatorschaltung in integrierter Form besteht allerdings darin, daß aufgrund der Fertigungstoleranzen sich der Widerstandswert nicht so genau einstellen läßt, um den optimalen Arbeitspunkt des Oszillators zu erreichen. Daher ist eine Regelschaltung vorgesehen, die den Strom durch den Widerstand so korrigiert, daß dieser optimale Arbeitspunkt erreicht wird. Die Regelschaltung dient darüber hinaus dazu, die während des Betriebs der Oszillatorschaltung auftretenden Umwelteinflüsse wie Temperaturschwankungen auf die Bauelemente zu kompensieren.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Die Erfindung wird nun anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnung ausführlich beschrieben. In der Zeichnung zeigen:

5 Fig. 1 ein Blockschaltbild einer ersten Ausführungsform einer erfindungsgemäßen Oszillatorschaltung und,

Fig. 2 ein Blockschaltbild einer zweiten Ausführungsform einer erfindungsgemäßen Oszillatorschaltung.

Die Fig. 1 zeigt eine Ausführungsform einer erfindungsgemäßen
10 Oszillatorschaltung, bei der ein LC-Schwingkreis 1, der mindestens eine Induktivität und eine Kapazität umfaßt, mit einer Versorgungsspannung VDD verbunden ist. Der LC-Schwingkreis kann z.B. aus einer Parallel- oder einer Reihenschaltung auf einer Spule und einem Kondensator bestehen. Der LC-Schwingkreis 1 ist mit einem Aktivierungsteil 2 verbunden, der dazu dient, die
15 Verluste in dem LC-Schwingkreis 1 auszugleichen, die durch Dämpfung entstehen. Der Aktivierungsteil 2 ist mit einem Widerstand R1 verbunden, der darüber hinaus mit Massepotential VSS verbunden ist.

Die in der Fig. 1 dargestellte erfindungsgemäße Oszillatorschaltung umfaßt darüber hinaus eine Regelschaltung, die eine Kopie 3 des Aktivierungsteils
20 umfaßt, die ebenfalls mit der Versorgungsspannung VDD verbunden ist. Die Kopie 3 des Aktivierungsteils ist darüber hinaus über eine Referenzstromquelle Iref mit Massepotential VSS verbunden. Die an dem Verbindungspunkt zwischen der Kopie 3 des Aktivierungsteils anliegende Spannung liegt an einem ersten Eingang eines Operationsverstärkers 4, an dessen anderem Eingang die zwischen
25 dem Verbindungspunkt zwischen dem Widerstand R1 und dem Aktivierungsteil 2 liegende Spannung anliegt. Das Ausgangssignal des Operationsverstärkers 4 steuert das Gate eines PMOS-FETs 5, der parallel zur Hintereinanderschaltung aus dem LC-Schwingkreis 1 und dem Aktivierungsteil 2 geschaltet ist.

Die Fig. 2 zeigt eine zweite Ausführungsform der erfindungsgemäßen Oszillatorschaltung, die ähnlich der in der Fig. 1 dargestellten Ausführungsform ist, wobei bei der in der Fig. 2 dargestellten Ausführungsform die in dem Blockschaltbild der Fig. 1 verwendeten Blöcke durch konkrete Schaltungselemente ersetzt sind.

Dabei besteht der LC-Schwingkreis 1 aus einem Parallelschwingkreis mit einer ersten Induktivität L1 und einer zweiten Induktivität L2, deren jeweils einer Anschluß mit der Versorgungsspannung VDD verbunden ist. Die Kapazität des Schwingkreises wird durch einen Kondensator C1 mit festem Kapazitätswert und 10 zwei Kapazitätsdioden CD1 und CD2 gebildet, deren Anoden miteinander verbunden sind und deren Kathoden jeweils mit dem anderen Anschluß der Induktivitäten L1 bzw. L2 verbunden sind. An den Anoden der Kapazitätsdioden CD1 und CD2 liegt darüber hinaus eine Steuerspannung Vsteuer, so daß die Kapazität und damit die Resonanzfrequenz des LC-Schwingkreises flexibel eingestellt werden kann, wie es z.B. bei einem VCO erforderlich ist.

Der Aktivierungsteil 2 besteht aus einem ersten NMOS-FET 6 und einem zweiten NMOS-FET 7, deren Source-Anschlüsse jeweils mit dem Widerstand und deren Drainanschlüsse jeweils mit dem LC-Schwingkreis 1 verbunden sind, wobei ihr Gate-Anschluß jeweils mit dem Drainanschluß des jeweils anderen NMOS-FETs verbunden ist.

Eine derartiger Aufbau eines LC-Schwingkreis 1 und eines Aktivierungsteils 2 sind im Stand der Technik bekannt und z.B. in dem oben genannten IEEE-Aufsatz von Hung et al. beschrieben. Auf die Funktionsweise dieser beiden Elemente wird daher nicht näher eingegangen.

25 Die Kopie 3 des Aktivierungsteils ist wie der Aktivierungsteil 2 aufgebaut und besteht aus einem dritten NMOS-FET 8 und einem vierten NMOS-FET 9, deren Source-Anschlüsse jeweils mit der Referenzstromquelle Iref und deren Drainanschlüsse jeweils mit der Versorgungsspannung VDD verbunden sind.

wobei ihr Gate-Anschluß jeweils mit dem Drainanschluß des jeweils anderen NMOS-FETs verbunden ist.

Die Source-Anschlüsse des ersten NMOS-FETs 6 und des zweiten NMOS-FETs 7 sind mit dem einen Eingang des Operationsverstärkers 4 verbunden, während die Source-Anschlüsse des dritten NMOS-FETs 8 und des vierten NMOS-FETs 9 mit dem anderen Eingang des Operationsverstärkers 4 verbunden sind.

Bei der beschriebenen Ausführungsform sind sämtliche Schaltungselemente einschließlich des Widerstands R1 in integrierter Form ausgebildet.

Die Verwendung eines Widerstands bringt gegenüber der bisherigen Verwendung von MOS-FETs zur Bestimmung des Stroms durch den Aktivierungsteil wesentliche Vorteile, da das $1/f$ -Rauschen des Widerstands gleich null ist. Der Widerstand weist nur thermisches Rauschen auf, das jedoch, da der Widerstand in der Regel sehr niederohmig sein wird (er liegt bei der vorliegenden Ausführungsform in der Größenordnung zwischen 150 und 200 Ohm bei einer Versorgungsspannung VDD von 1.8 Volt), im Vergleich zum Rauschen der Spulen und Transistoren vernachlässigt werden kann.

Durch die bei dem verwendeten Halbleiterherstellungsprozeß zwangsläufig auftretenden Fertigungstoleranzen läßt sich nun der Widerstand R1 allerdings nicht immer so herstellen, daß sein Widerstandswert in einem für die Einstellung einer optimalen Arbeitspunkts des Oszillators geeigneten Bereich liegt.

Der Widerstand R1 soll den Strom durch die Source-Drain-Strecken der NMOS-FETs 6 und 7 des Aktivierungsteils 2 fließenden Strom einstellen.

Der Strom durch den Widerstand R1 muß dabei mindestens auf einen so großen Wert eingestellt werden, daß ein Anschwingen des LC-Schwingkreises 1 sicher möglich ist. Dabei muß ein gewisser Toleranzbereich mit einkalkuliert werden, der durch die prozeßbedingten Schwankungen der Bauelementparameter (Güte der Spulen, Kondensatoren und Kapazitätsdiode)

erforderlich ist. Ferner müssen Temperaturschwankungen mitberücksichtigt werden, die während des Betriebs der Oszillatorschaltung auftreten können und die Kennwerte der Bauelemente beeinflussen. Auch muß der Strom so groß gewählt werden, damit sich am Ausgang der Oszillatorschaltung befindende Buffer-Schaltungen die Signale sicher weiterverarbeiten können. Darüber hinaus hat die Stromeinstellung auch einen gewissen Einfluß auf das Rauschen. Auf der anderen Seite muß der Strom natürlich möglichst niedrig eingestellt werden, um den Energieverbrauch der Oszillatorschaltung zu minimieren. Darüber hinaus muß berücksichtigt werden, daß gewissen Stromdichten zum optimalen und sichereren Betrieb bestimmter Bauelemente der Schaltung nicht überschritten werden.

Die Regelschaltung dient nun dazu, den durch Fertigungstoleranzen der Widerstands R1 (und auch Temperaturschwankungen) bedingten Abweichungen vom optimalen Arbeitspunkt des Oszillators entgegenzuwirken und den Strom durch den Aktivierungsteil 2 auf einen konstanten optimalen Wert einzustellen.

Wenn der Widerstand R1 z.B. durch Fertigungstoleranzen bedingt kleiner als gewünscht wird, nimmt der Strom durch die Source-Drain-Strecke des zweiten NMOS-FETs 7 des Aktivierungsteils 2 zu. Damit steigt auch die Gate-Source-Spannung des zweiten NMOS-FETs 7 an und übersteigt dann die Gate-Source-Spannung des dritten NMOS-FETs 8 der Kopie 3 des Aktivierungsteils. Am Ausgang des Operationsverstärkers 4, der an seinem Eingang diese beiden Gate-Source-Spannung miteinander vergleicht, wird dann ein Signal mit verändertem Pegel ausgegeben, das das Gate des PMOS-FETs 5 so steuert, daß dessen Source-Drain-Strecke einen größeren Strom führt, wodurch die Spannung am Source-Anschluß des zweiten NMOS-FETs 7 ansteigt, dadurch dessen Gate-Source-Spannung und damit auch der Strom durch die Source-Drain-Strecken der beiden Transistoren 6 und 7 vermindert wird. Dadurch wird der Strom durch den Aktivierungsteil 2 wieder auf einen optimalen Wert eingestellt. In dem Fall, daß der Widerstand R1 größer als gewünscht ist, funktioniert die Schaltung umgekehrt.

Der zweite Widerstand R2, der zwischen den Source-Anschluß des zweiten NMOS-FETs 7 und den einen Eingang des Operationsverstärkers 4 geschaltet ist, sowie der zweite Kondensator C2, der zwischen die Versorgungsspannung VDD und den einen Anschluß des Widerstands R2 geschaltet ist, bilden einen Tiefpaßfilter, der dazu dient, den Regelkreis der Regelschaltung zu stabilisieren und ein Schwingen des Regelkreises zu verhindern.

Der Referenzstrom Iref wird in der Regel um einige Größenordnungen kleiner gewählt sein als der optimale Strom durch den Widerstand R1, wodurch der durch die Regelschaltung hervorgerufene Stromverbrauch gering gehalten werden kann. Im vorliegenden Ausführungsbeispiel kann der Referenzstrom Iref z.B. bei 100 Mikroampere liegen, während der durch den Widerstand R1 fließende Strom bei 8 Milliampere liegt.

Darüber hinaus werden die NMOS-FETs in der Kopie 3 des Aktivierungsteils wesentlich größer ausgeführt sein als die NMOS-FETs des Aktivierungsteils 2, um das durch die Regelschaltung selbst eingebrachte Rauschen so niedrig wie möglich zu halten. So können die NMOS-FETs des Aktivierungsteils z.B. eine Gate-Länge von 1.4 Mikrometern aufweisen, während die NMOS-FETs der Kopie des Aktivierungsteils eine Gate-Länge von 8 Mikrometern aufweisen können. Das ist deswegen möglich, weil die Anforderungen an die mit zunehmender Gate-Länge abnehmenden Geschwindigkeit der NMOS-FETs der Kopie 3 des Aktivierungsteils, wesentlich geringer sind als die der NMOS-FETs des Aktivierungsteils 2. Während die NMOS-FETs des Aktivierungsteils 2 bei der vorliegenden Ausführungsform im GHz-Bereich arbeiten müssen, genügt für die NMOS-FETs der Kopie des Aktivierungsteils der Hz-Bereich.

Es ist noch darauf hinzuweisen, daß die Kopie 3 des Aktivierungsteils nicht den LC-Schwingkreis benötigt, da es nur um die Regelung des Gleichstromanteils geht.

Die in der Fig. 2 dargestellte Oszillatorschaltung kann z.B. in einem VCO verwendet werden, der dann ein besonders geringes Phasenrauschen aufweisen wird. Der VCO kann Bestandteil einer PLL sein. Eine bevorzugte Verwendung der Erfindungsgemäßen Oszillatorschaltung ergibt sich in digitalen PLL-Schaltungen, die nach einem Standardprozeß gefertigt wurde, bei dem die Gate-Länge der MOS-FETs unter 0.2 Mikrometer liegt.

Für den Fachmann ist klar, daß die beschriebene Ausführungsform nur beispielhaft gewählt wurde und eine Vielzahl von Modifikationen denkbar sind.

Die Kapazität des LC-Schwingkreises muß z.B. nicht unbedingt abstimmbar sein, sondern es kann auch eine feste Kapazität verwendet werden. Als Induktivitäten können vorzugsweise auch Bonddrähte, die auf dem Chip positioniert sind, verwendet werden. Im Aktivierungsteil kann z.B. auch nur ein einziger Transistor verwendet werden. Die Regelschaltung muß auch nicht unbedingt eine Kopie des Aktivierungsteils enthalten, sie kann z.B. auch aus einer einfachen Referenzspannungszeugungsschaltung, z.B. einer Bandabstandreferenzspannungszeugungsschaltung bestehen. Auch kann die Anordnung des Widerstands R1 natürlich unterschiedlich sein, er kann z.B. auch mit der Versorgungsspannung VDD verbunden sein.

Patentansprüche

1. Oszillatorschaltung mit einem LC-Schwingkreis (1), einem mit dem LC-Schwingkreis (1) verbundenen Aktivierungsteil (2), der dazu dient, die Verluste in dem LC-Schwingkreis (1) auszugleichen, wobei die Serienschaltung aus dem LC-Schwingkreis (1) und dem Aktivierungsteil (2) über ein strombestimmendes Element, das den Strom durch den Aktivierungsteil (2) bestimmt, zwischen eine erste Spannung (VDD) und eine zweite Spannung (VSS) geschaltet ist, die sich von der ersten Spannung (VDD) unterscheidet, **dadurch gekennzeichnet, daß** das strombestimmende Element aus einem ohmschen Widerstand (R1) besteht, und die Oszillatorschaltung darüber hinaus eine Regelschaltung umfaßt, die dazu dient, den durch den Aktivierungsteil (2) fließenden Strom auf einen vorherbestimten konstanten Wert einzustellen.
- 15 2. Oszillatorschaltung nach Anspruch 1, bei der die Regelschaltung eine Kopie (3) des Aktivierungsteils umfaßt.
3. Oszillatorschaltung nach Anspruch 1 oder 2, bei der die Regelschaltung darüber hinaus eine Referenzstromquelle (Iref) umfaßt, die mit der Kopie (3) des Aktivierungsteils verbunden ist.
- 20 4. Oszillatorschaltung nach einem der vorhergehenden Ansprüche, die darüber hinaus einen Operationsverstärker (4) umfaßt, an dessen einem Eingang die am Aktivierungsteil (2) liegende und an dessen anderem Eingang die an der Kopie des Aktivierungsteils (2) liegende Spannung anliegt und dessen Ausgangssignal einen Transistor (5) steuert, der parallel zu der Reihenschaltung aus dem LC-Schwingkreis (1) und dem Aktivierungsteil (2) liegt.
- 25 30 5. Oszillatorschaltung nach einem der vorhergehenden Ansprüche, die darüber hinaus einen Tiefpaßfilter (C2, R2) umfaßt.

6. Oszillatorschaltung nach einem der vorhergehenden Ansprüche, bei der ohmsche Widerstand (R_1) integriert ist und gewisse Fertigungstoleranzen aufweisen kann.
5
7. Oszillatorschaltung nach einem der vorhergehenden Ansprüche, bei der der Aktivierungsteil MOS-FETs (6, 7) umfaßt.
10
8. Oszillatorschaltung nach Anspruch 7, bei der die Gate-Längen der MOS-FETs (8, 9) der Kopie (3) des Aktivierungsteils um einen bestimmten Faktor größer sind als die Gate-Längen der MOS-FETs (6, 7) des Aktivierungsteils (2).
15
9. Oszillatorschaltung nach einem der vorhergehenden Ansprüche, bei der der Referenzstrom (I_{ref}) um einen bestimmten Faktor kleiner ist als der Strom durch den Widerstand (R_1).
20
10. Oszillatorschaltung nach einem der vorhergehenden Ansprüche, bei der sämtliche Schaltungselemente integriert sind.
25
11. Oszillatorschaltung nach einem der vorhergehenden Ansprüche, bei der der Aktivierungsteil (2) einen ersten MOS-FET (6) und einen zweiten MOS-FET (7) umfaßt, deren Source-Anschlüsse jeweils mit dem Widerstand und deren Drainanschlüsse jeweils mit dem LC-Schwingkreis (1) verbunden sind, wobei ihr Gate-Anschluß jeweils mit dem Drainanschluß des jeweils anderen MOS-FETs verbunden ist.
30
12. Oszillatorschaltung nach einem der vorhergehenden Ansprüche, bei dem die erste Spannung eine Versorgungsspannung (VDD) und die zweite Spannung das Massepotential (VSS) ist.

13. Oszillatorschaltung nach Anspruch 12, bei dem der LC-Schwingkreis (1) mit der Versorgungsspannung (VDD) verbunden ist und der Widerstand (R1) zwischen den Aktivierungsteil und das Massepotential (VSS) geschaltet ist.
- 5 14. VCO mit einer Oszillatorschaltung nach einem der vorhergehenden Ansprüche.
15. PLL-Schaltung mit einem VCO nach Anspruch 14.
- 10 16. PLL-Schaltung nach Anspruch 15, bei der es sich um eine integrierte digitale PLL-Schaltung handelt, die nach einem Standardprozeß gefertigt wurde, bei dem die Gate-Länge der MOS-FETs unter 0,2 Mikrometer liegt.

1/2




Fig. 1




Fig. 2